【VHDL】【作业】1 多路选择器的VHDL描述
文章目录
- 【VHDL】【作业】1 多路选择器的VHDL描述
- 前言
- 1、二输入 与门
- 仿真时序图
- 2、二选一电路
- 仿真时序图
- 总结
- 每天进步一点点 笔记仅供自学，用来回看复习，不一定适合你，如有错误请指出。
前言
记录学习的过程，顺便期末复习一下。
1、二输入 与门
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL ;
ENTITY input2Gate ISPORT (A : IN STD_LOGIC; --定义输入端口AB : IN STD_LOGIC; --定义输入端口BCO : out std_LOGIC);--定义输出端口CO
END ENTITY input2Gate ;ARCHITECTURE fh1 of input2Gate ISBEGIN CO <= A AND B; --A与B 得出结果赋给CO
END ARCHITECTURE fh1;
仿真时序图
与门嘛
A与B相与的结果 赋给CO。
2、二选一电路
ENTITY nonMux21a ISPORT( a, b, s : IN BIT;y: OUT BIT);
END ENTITY nonMux21a;ARCHITECTURE bhv OF nonMux21a ISBEGINPROCESS(a,b,s)BEGINIF(s='0') THEN y<=a ; ELSE y<=b;END IF;END PROCESS;
END ARCHITECTURE bhv;
仿真时序图
这个总共有3个输入，
a,b,s，s是select 选择是意思，当s=0时，选择a输出，否则选b输出。
总结
这是刚学EDA，老师布置的第一个代码作业，会简单一些。